verilog的一些細節

　　初學verilog的剛知道還有可綜合不可綜合的時候，覺得可綜合的verilog真是太簡單了，用到的語法只有一點點，現在看看實在是孤陋寡聞了。今天了解到的新的東西總結一下： ...

一個很好的解釋阻塞賦值與非阻塞賦值的例子

View Code 這段代碼綜合出的RTL模型為： 將過程塊中的賦值語句改成非阻塞賦值： ...